Research

Belle実験では様々な検出器を組み合わせた測定器を使って、電子・陽電子衝突直後にできる各種の素粒子を捕まえます。図１がBelle検出器の全体像です。

図１： Belle検出器

その検出器のなかで最も内側に位置するのが、シリコンバーテックス検出器（Silicon Vertex Detector）です。
CP対称性の破れを見つけるには、2つのB中間子の崩壊時間の差の測定が不可欠です。しかし、この時間差は１ピコ秒程度ときわめて短く測定が大変難しいので、 Belle実験では電子を8GeV、陽電子を3.5GeVという非対称にすることにより、 B中間子をブーストさせて寿命を伸ばし、時間差を B中間子と反B中間子のそれぞれの崩壊位置の差に焼き直します。そしてここから時間差を求めます。そしてこのB中間子の崩壊位置を正確に測定するのがSVDなのです。

図２： Silicon Vertex Detector(全体像)

図３：崩壊モード

それぞれのB中間子の崩壊位置の差は、Belle実験の場合およそ200μmになります。この距離を正確に測るためには、数10μm単位での位置決定精度が必要とされます。この様な精密測定は、両面シリコンストリップ検出器（Double-sided Silicon Strip Detector）（図４）によって可能になります。素粒子が検出器内を通り抜けると、電子とホールのペアをつくります。電子はプラス、ホールはマイナスの電極へと集められ、ストリップ上に電気信号が発生します。信号が検知された両面それぞれのストリップの位置から、 DSSD上の素粒子の通過位置を2次元的に測定することができます。各ストリップの間隔は50～70μmなので、上の位置決定精度を達成することができます。

図４： DSSD 図５：ラダー
3次元的な位置測定は、このDSSDを何層か重ねて使用することで可能になります。これを、ラダー構造と呼んでいます。
両端の白い部分にハイブリッドと呼ばれるデータ読み出し用の電子回路があります。茶色い部分がDSSDで外側のラダーより、6、5、3、2個のDSSDがビームラインと垂直にならんでいます。最外側ラダーのDSSD にはP+ストリップが73mｍ（N+ストリップが65mｍ）ごとに1024本（512本）のストリップがならんでおり、その他のラダーのDSSDには75mｍ（50mｍ）ごとに1024本（512本）のストリップがならんでいます。（図５）

図６： SVD 断面図(rφ方向) 図７： SVD 断面図(z軸方向)

ビームの衝突位置に近い内側のラダーを短く、外側を長くすることで広範囲での粒子検出を狙っています。
このラダーをビームラインを中心として囲むよう円筒状で隙間が無いように第1層に6本、第2層12本、第3、
第4層に18本配置されています（図６）。

左はしに四つ並んでいるのがLSIチップ。
SVDでは、DSSDから送られて来る大量のデータを高速に読み出す必要があるので、専用の集積回路が使われています（図８）。LSIチップは0.35μmCMOS使用しています。

図８： LSIチップ( Hybrid )

SVDはビームラインに一番近い所に位置するので、電子・陽電子ビーム起源の多くの放射線を浴びることになります。放射線を浴びると、検出器内でノイズが大きくなり、信号が見えにくくなります。そのため、使用されるLSIチップは出来るだけ多くの放射線照射に耐えうるものが望ましいとされます。SVDで使用されるチップの耐性は、20MRad以上であることが確認されています。現在SVDは年間約100kRadの放射線を浴びており、KEKB加速器のルミノシティの向上とともにますます高くなることが予想されますが、それを考慮しても今後10年以上にわたって安定に動作できるものと考えられます。